

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

27 Giugno 2011

Si svolga a piacere un tema di teoria nella Sezione 1 o 2. Quindi si realizzi il progetto del controllo di ascensore descritto nella Sezione 3.

1 Dispositivi logici programmabili

Si sviluppino i seguenti punti:

- Si discuta la struttura di una PLA e/o di una PAL, evidenziando come sia possibile realizzare una funzione. Si realizzi come esempio le due funzioni di 4 ingressi a, b, c, d , avendo cura di riutilizzare i termini comuni (non è necessario eseguire semplificazioni):

$$\begin{aligned}f_1(a, b, c, d) &= ac\bar{d} + b\bar{c}d + ab + \bar{a}b\bar{d}, \\f_2(a, b, c, d) &= \bar{a}cd + \bar{a}b\bar{d} + bc + c\bar{d}.\end{aligned}$$

- Si discuta l'uso di fusibili per la realizzazione delle PROM.
- Si descriva infine lo schema di principio di una cella CLB per FPGA basata su SRAM, con look-up-table e registro di uscita.

2 Il linguaggio VHDL

Senza farne la storia, si descriva l'uso odierno del linguaggio VHDL e come si inserisce nel flusso di progetto. Si descriva in particolare:

- La struttura generale del codice (entità, etc.)
- Lo stile di descrizione dataflow, e come avviene la valutazione degli statement concorrenti
- Lo stile di descrizione strutturale
- Lo stile di descrizione procedurale, ponendo attenzione a descrivere il ruolo della sensitivity list, e descrivendo come avviene la valutazione degli statement sequenziali

3 Convertitore Analogico/Digitale

Si vuole progettare un convertitore analogico/digitale ad inseguimento. Facendo riferimento alla Figura 1, il funzionamento del convertitore è il seguente:

- Il segnale analogico si presenta all'ingresso del sistema e viene collegato ad un comparatore.
- Il secondo segnale al comparatore è generato all'interno del sistema da un convertitore digitale/analogico che trasforma il contenuto di un contatore in un livello di tensione.
- L'uscita HL del comparatore fornisce un livello logico alto se il segnale analogico è maggiore di quello interno, ed un livello logico basso se è minore o uguale.
- La macchina a stati abilita il contatore a contare in alto o in basso fino a quando il segnale HL non cambia di valore, indicando che il dato contenuto nel contatore è prossimo al valore dell'ingresso analogico.

Più in dettaglio la macchina a stati deve attendere prima di tutto che il segnale **request** passi da livello logico basso a livello alto, indicando che è stata richiesta una nuova conversione. A questo punto la macchina a stati deve valutare la condizione attuale al comparatore, e pilotare in modo opportuno il contatore tramite i segnali **count_up** e **count_down** (attivi alti) in modo da raggiungere il livello del segnale analogico. Una volta raggiunto tale livello, la macchina a stati deve indicare al **registro dato** di caricare il dato presente nel contatore tramite il segnale **load** (attivo alto). Contemporaneamente si segnala al circuito esterno che la conversione è terminata portando il segnale **acknowledge** a livello logico alto.

Al fine di procedere ad una nuova conversione occorre attendere che il segnale **request** torni prima a livello basso mentre si mantiene attivo il segnale **acknowledge**, e poi, dopo aver disattivato **acknowledge**, attendere una nuova richiesta (realizzando così un full handshake).

Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando il diagramma degli stati
- Completare il digramma temporale mostrato in Figura 2.
- Scrivere il codice HDL del contatore, includendo un ingresso di **reset** per azzerare il contatore all'accensione del sistema.




Figure 1: Schema del circuito

Figure 2: Diagramma temporale

